RTL Designer / RTL Developer

Вакансия № 29219532 от компании ITGLOBAL.COM на Электронной Службе Занятости Населения Москвы.

✷ Смотрите другие предложения работы от компании ITGLOBAL.COM.

☑ Основной блок:

Опыт работы: более 6 лет.

Тип занятости: полная занятость.

График работы: полный день.

Зарплата: от 250000 до 350000 руб..

Примерное место работы: Россия, Москва.

☑ Актуальность объявления:

Это объявление № 29219532 добавлено в базу данных: Воскресенье, 19 января 2025 года.

Дата его обновления на этом интернет-ресурсе: Вторник, 18 марта 2025 года.

☑ Статистика предложения работы № 29219532:

Прочитано соискателями - 12 раз(а);
Отправлено откликов - 0 раз(а);

☑ Репутация компании "ITGLOBAL.COM":

Читайте свежие отзывы сотрудников об этом работодателе здесь!

Оставить своё мнение об этой компании можно тут без регистрации и бесплатно.

☑ Подробности о вакантном месте:

ITGLOBAL.COM - международная группа компаний, обеспечивающая весь комплекс IT-услуг, направленных на развитие IT-инфраструктуры заказчика, его бизнеса в целом.

Мы используем лучшие решения от мировых производителей, имеем надежные площадки для хостинга инфраструктуры заказчика по всему миру, инвестируем и разрабатываем собственные IT-решения.

Обязанности работника:

???????Разработка алгоритмов и RTL описания блоков тензорного процессора;
Составление документации на разработанные блоки;
Участие в тестировании разработанных модулей;
Оптимизация алгоритмов и RTL описания по результатам синтеза;
Отладка и тестирование разрабатываемых компонентов на FPGA макетах.

Требования к работнику:

?Высшее техническое образование;
Стаж от пяти лет по требуемой специальности;
Отличное знание языка описания аппаратуры SystemVeriog for Design;
Знание современных САПР для симуляции и синтеза (Cadence Xcelium, Synopsis VCS, Questasim, Xilinx Vivado, Cadence Genus, Synopsis DC);
Опыт работы с интерфейсами AMBA AXI;
Опыт работы со Static Timing Analisys и написания временных ограничений;
Навыки верификации и отладки FPGA-проектов;
Знание английского языка.

Будет преимуществом:

Знакомство со средствами верификации RTL (SV assertions, UVM, code coverage)
Опыт логического синтеза RTL и симуляции netlist;
Опыт работы с последними семействами FPGA компании Xilinx;
Понимание принципов нейронных сетей, работа с системами ЦОС;
Знание Python;
Знание систем контроля версий (SVN, Git);
Знание Makefile.

Условия труда:

Работа в современной IT-компании – производителе инновационных продуктов, меняющих мир к лучшему;
Достойная зарплата с регулярными пересмотрами при росте квалификации/обязанностей;
Полностью официальное оформление по ТК РФ, белая заработная плата и отпуск 28 дней;
Бизнес центр класса А+, возможность работать из дома;
График работы – стандартный с 9:30 до 18:30, но с гибким подходом;
Высокопрофессиональную, молодую и дружную команду специалистов, увлечённых своим делом.
Профессиональный рост, наставничество и личностное развитие.
Доверие коллег и руководства, регулярный фидбек в корректной форме и в двустороннем формате.