Инженер-верификатор функциональной модели СБИС

Вакансия № 9475323 от компании АО НПЦ «ЭЛВИС» на Электронной Службе Занятости Населения Москвы.

✷ Смотрите другие предложения работы от компании АО НПЦ «ЭЛВИС».

☑ Основной блок:

Опыт работы: 1–3 года.

Тип занятости: полная занятость.

График работы: полный день.

Зарплата: по результату собеседования.

Примерное место работы: Россия, Москва.

☑ Актуальность объявления:

Это объявление № 9475323 добавлено в базу данных: Воскресенье, 2 марта 2025 года.

Дата его обновления на этом интернет-ресурсе: Понедельник, 17 марта 2025 года.

☑ Статистика предложения работы № 9475323:

Прочитано соискателями - 101 раз(а);
Отправлено откликов - 0 раз(а);

☑ Репутация компании "АО НПЦ «ЭЛВИС»":

Читайте свежие отзывы сотрудников об этом работодателе здесь!

Оставить своё мнение об этой компании можно тут без регистрации и бесплатно.

☑ Подробности о вакантном месте:

АО НПЦ «ЭЛВИС» - высокотехнологичная российская компания, является центром компетенций в областях процессорных архитектур, аналого-цифровых и радиочастотных ИС, искусственного интеллекта, компьютерного зрения, обработки радиолокационных сигналов, интегрированных систем безопасности.

В настоящий момент в компании открыта вакансия Инженер-верификатор функциональной модели СБИС. Рассматриваем опытных специалистов и студентов старших курсов.

Обязанности работника:

разработка стратегии и тестового плана функциональной верификации для СФ-блоков/СнК;
разработка среды верификации и верификационных компонент (агентов);
освоение и внедрение в окружение верификационных IP (VIP) третьих сторон;
разработка скриптов компиляции среды верификации и тестов;
автоматизация процесса верификации (разработка и/или интеграция в маршрут программных комплексов, решающих задачу автоматизации);
контроль качества верификации СнК/СФ-блоков составление отчетов о состоянии верификации проекта, обнаруженных ошибках, характеристиках и особенностях устройства.
ведение списка обнаруженных дефектов в системе отслеживания ошибок.

Требования к работнику:

высшее техническое образование (или студенты старших курсов);
опыт работы в области проектирования цифровых микросхем;
знание языков С/С++ и HDL (verilog или vhdl).
знание цифровой схемотехники, языков HDL (verilog/vhdl)
умение читать англоязычную техническую документацию;

Желательно:

опыт работы с UVM, SystemVerilog, SystemC;
опыт верификации СФ-блоков и СнК
опыт разработки генераторов тестов для процессорных ядер
SystemVerilog Assertions
знание архитектуры процессора и ассемблера ARM, MIPS
опыт разработки драйверов для OC Linux
опыт разработки встроенного ПО для микроконтроллеров (embedded software)

Условия труда:

комфортный офис в центре Москвы (станция метро Белорусская);
оформление по ТК РФ;
достойный уровень заработной платы (обсуждается с успешным кандидатом);
гибкий график работы;
интересные задачи, амбициозная команда, грамотное руководство;
официальное трудоустройство;
хорошая медицинская страховка (ДМС) (стоматология, госпитализация. Клиники есть в Москве, Зеленограде и МО), полис выезжающего за рубеж;
корпоративные и спортивные мероприятия (футбол, волейбол, настольный теннис);
компенсация занятий спортом;
повышение квалификации за счёт компании;
для специалистов из других регионов обсуждаем вопросы оплаты жилья.